Kako riješiti termičke probleme pakiranja čipova

  Logički čipovi stvaraju toplinu, a što je gušća logika i što je veća iskorištenost elemenata obrade, to je toplina veća. ...
Inženjeri traže načine da efikasno odvode toplotu iz složenih modula.

Postavljanje više čipova jedan pored drugog u istom paketu može ublažiti termičke probleme, ali kako kompanije sve više prodiru u slaganje čipova i gušće pakovanje kako bi povećale performanse i smanjile snagu, bore se s novim skupom problema povezanih s toplinom.

Napredni čipovi za pakovanje ne mogu samo da zadovolje potrebe računarstva visokih performansi, veštačke inteligencije, rasta gustine snage itd., već su i problemi odvođenja toplote naprednog pakovanja postali složeni. Jer vruće tačke na jednom čipu će uticati na distribuciju toplote susednih čipova. Brzina interkonekcije između čipova je također sporija u modulima nego u SoC-ovima.

"Prije nego što je svijet ušao u stvari poput višejezgrenih, imali ste posla s čipom koji je imao maksimalnu snagu od oko 150 vati po kvadratnom centimetru, koji je bio izvor topline u jednoj tački", rekao je John Parry, šef elektronike i poluprovodnika u kompaniji Siemens Digital Industries Software. Možete rasipati toplinu u sva tri smjera, tako da možete postići prilično velike gustoće snage. Ali kada imate čip i stavite drugi čip pored njega, a zatim stavite drugi čip pored njega, oni se "greju jedan drugog. To znači da ne možete tolerisati isti nivo snage za svaki čip, što čini termalni izazov mnogo teži."

Ovo je jedan od glavnih razloga za spor napredak 3D-IC slaganja na tržištu. Iako koncept ima smisla iz perspektive energetske efikasnosti i integracije – i dobro funkcioniše u 3D NAND i HBM – druga je priča kada se uključi logika. Logički čipovi generiraju toplinu, a što je gušća logika i što je veća iskorištenost elemenata za obradu, to je veća toplina. To čini logičko slaganje rijetkim, što objašnjava popularnost 2.5D flip-chip BGA i dizajna sa ventilatorom

 

 

01 Odaberite pravi paket

Za dizajnere čipova postoji mnogo opcija pakovanja. Ali performanse integracije čipova su ključne. Komponente kao što su silicijum, TSV, bakarni stubovi itd. imaju različite termičke koeficijente ekspanzije (TCE), što utiče na prinos montaže i dugoročnu pouzdanost.

Ako otvarate i zatvarate na višoj frekvenciji, možete naići na probleme s termalnim ciklusom. Štampana ploča, kuglice za lemljenje i silicijum se šire i skupljaju različitim brzinama. Stoga je normalno da se u uglovima pakovanja vide kvarovi u termičkom ciklusu, gdje kuglice za lemljenje mogu popucati. Tako da se tamo može staviti dodatna žica za uzemljenje ili dodatno napajanje.

Trenutno popularni flip-chip BGA paket sa CPU-om i HBM-om ima površinu od oko 2500 kvadratnih milimetara. "Vidimo da jedan veliki čip potencijalno može postati četiri ili pet malih čipova", rekao je Mike McIntyre, direktor upravljanja softverskim proizvodima u Onto Innovation. „Dakle, morate imati više I/O da biste omogućili tim čipovima da razgovaraju jedni s drugima. Tako da možete raspodijeliti toplinu.

Konačno, hlađenje je problem koji se može riješiti na nivou sistema i dolazi sa nizom kompromisa.

Zapravo, neki uređaji su toliko složeni da je teško lako zamijeniti komponente kako bi se ti uređaji prilagodili određenom području primjene. To je razlog zašto se mnogi napredni proizvodi za pakovanje koriste za komponente vrlo velike količine ili cijene elastične, kao što su serverski čipovi.

02 Napredak u simulaciji i testiranju modula čipa

Bez obzira na to, inženjeri traže nove načine za provođenje termičke analize pouzdanosti pakovanja prije proizvodnje upakovanih modula. Na primjer, Siemens daje primjer modula zasnovanog na dual-ASIC-u koji montira sloj za preraspodjelu (RDL) na višeslojnu organsku podlogu u BGA paketu. Koristi dva modela, jedan za WLP baziran na RDL, a drugi za BGA na višeslojnim organskim podlogama. Ovi modeli paketa su parametarski, uključujući snop slojeva supstrata i BGA pre nego što se uvedu EDA informacije, i omogućavaju ranu procenu materijala i izbor postavljanja matrice. Zatim su uvezeni EDA podaci i, za svaki model, mape materijala dale su detaljan termalni opis raspodjele bakra u svim slojevima. Konačna simulacija odvođenja topline (vidi sliku 2) uzimala je u obzir sve materijale osim metalne kapice, TIM-a i materijala ispod ispune.

 

  Direktor tehničkog marketinga JCET-a Eric Ouyang pridružio se JCET i Meta inženjerima kako bi uporedio termičke performanse monolitnih čipova, modula sa više čipova, 2.5D interposera i 3D naslaganih čipova sa jednim ASIC-om i dva SRAM-a. Proces poređenja održava okruženje servera, hladnjak sa vakuumskom komorom i TIM konstantnim. Što se tiče topline, 2.5D i MCM rade bolje od 3D ili monolitnih čipova. Ouyang i kolege iz JCET-a dizajnirali su matricu otpornika i dijagram omotača snage (vidi sliku 3) koji se može koristiti u ranom dizajnu modula za određivanje nivoa ulazne snage različitih čipova i postavljenih spojeva prije dugotrajnih termičkih simulacija. Da li se temperatura može pouzdano kombinovati. Kao što je prikazano na slici, sigurna zona naglašava raspon snage na svakom čipu koji zadovoljava standarde pouzdanosti.

Ouyang je objasnio da tokom procesa projektovanja, dizajneri kola mogu imati ideju o nivoima snage različitih čipova smeštenih u modulu, ali možda ne znaju da li su ti nivoi snage u granicama pouzdanosti. Ovaj dijagram određuje sigurno područje napajanja za do tri čipa u modulu čipleta. Tim je razvio automatski kalkulator snage za više čipova.

 

03 Kvantifikujte termičku otpornost

Možemo razumjeti kako se toplina provodi kroz silikonski čip, pločicu, ljepilo, TIM ili poklopac pakovanja, i koristiti standardne metode temperaturne razlike i funkcije snage za praćenje vrijednosti temperature i otpora.

„Termički put je kvantificiran pomoću tri ključne vrijednosti – toplinskog otpora od spoja uređaja do okoline, toplinskog otpora od spoja do kućišta [na vrhu pakovanja] i toplinskog otpora od spoja do uređaja. štampana ploča", rekao je Ouyang iz JCET-a. termička otpornost. Napomenuo je da, u najmanju ruku, JCET-ovi kupci zahtijevaju θja, θjc i θjb, koje zatim koriste u dizajnu sistema. Oni mogu zahtijevati da data termička otpornost ne prelazi određenu vrijednost i zahtijevati da dizajn pakovanja pruži te performanse. (Pogledajte JEDEC-ov JESD51-12, Smjernice za izvještavanje i korištenje termalnih informacija o paketu za detalje).

 

  Termička simulacija je najekonomičniji način istraživanja odabira i usklađivanja materijala. Simulacijom čipa u radnom stanju obično pronađemo jednu ili više vrućih tačaka, tako da možemo dodati bakar osnovnom materijalu ispod vrućih tačaka kako bismo olakšali disipaciju topline; ili promijenite materijal za pakovanje i dodajte hladnjak. Integrator sistema može specificirati da toplinski otpori θja, θjc i θjb ne smiju prelaziti određene vrijednosti. Normalno, temperatura silicijumskog spoja treba da se održava ispod 125 stepeni.

Nakon što je simulacija završena, tvornica ambalaže provodi dizajn eksperimenata (DOE) kako bi došla do konačnog rješenja za pakovanje.

04 Odaberite TIM

U pakovanju, više od 90% topline se raspršuje kroz paket od vrha čipa do hladnjaka, obično okomitih rebara od anodiziranog aluminija. Termalni materijal interfejsa (TIM) sa visokom toplotnom provodljivošću postavljen je između čipa i paketa kako bi pomogao u prenosu toplote. TIM-ovi nove generacije za CPU uključuju legure lima kao što su indijum i kalaj, kao i srebrom sinterovani kalaj, sa provodljivostima od 60W/mK odnosno 50W/mK.

Kako proizvođači prelaze SoC na čiplet procese, potrebno je više TIM-ova s ​​različitim svojstvima i debljinama.

YoungDo Kweon, viši direktor istraživanja i razvoja u Amkoru, rekao je da za sisteme visoke gustine, toplotna otpornost TIM-a između čipa i paketa ima veći uticaj na ukupnu toplotnu otpornost upakovanog modula. Trendovi snage dramatično rastu, posebno za logiku, pa se fokusiramo na održavanje niskih temperatura spoja kako bismo osigurali pouzdan rad poluvodiča. Iako dobavljači TIM-a daju vrijednosti termičke otpornosti za svoje materijale, u stvarnosti, na termičku otpornost od čipa do pakovanja (θjc) utiče sam proces sklapanja, uključujući kvalitet vezivanja i kontaktnu površinu između čipa i TIM-a. Napomenuo je da je testiranje stvarnim alatima za montažu i materijalima za spajanje u kontroliranom okruženju ključno za razumijevanje stvarnih termičkih performansi i odabir najboljeg TIM-a za kvalifikaciju kupaca.

Poseban problem predstavljaju praznine. Simensov Parry je rekao: "Upotreba materijala u ambalaži je veliki izazov. Već znamo da će svojstva materijala ljepila ili ljepila, i način na koji materijal vlaži površinu, utjecati na ukupnu toplinsku otpornost koju materijal predstavlja, to jest, kontaktni otpor mnogo zavisi od toga kako materijal teče u površinu bez stvaranja nedostataka koji stvaraju dodatni otpor toplotnom toku.

 

05 Drugačije rješavanje problema topline

Proizvođači čipova traže načine da riješe problem disipacije topline. Randy White, programski menadžer za memorijska rješenja u Keysight Technologies, rekao je: "Način pakovanja ostaje isti, ako smanjite veličinu čipa za četvrtinu, on će se ubrzati. Mogu postojati neke razlike u integritetu signala. Zbog vanjskih ključeva paketa Vezna žica ide u čip, a što je duža, to je veća induktivnost, tako da postoji dio električnih performansi. Dakle, kako rasipati toliko energije u dovoljno malom prostoru ."

Ovo je dovelo do značajnih ulaganja u najsavremenija istraživanja vezanja, koja su se naizgled fokusirala na hibridno povezivanje. Ali hibridno povezivanje je skupo i ostaje ograničeno na aplikacije procesorskog tipa visokih performansi, a TSMC je trenutno jedna od jedinih kompanija koje nude ovu tehnologiju. Međutim, izgledi za kombinovanje fotona na CMOS čipovima ili galijum nitrida na silicijumu su obećavajući.

06 Zaključak

Početna ideja za napredno pakovanje je da će raditi kao Lego kockice - čipovi razvijeni u različitim procesnim čvorovima mogu se sastaviti zajedno i problemi sa toplotom biti ublaženi. Ali ovo ima svoju cijenu. Iz perspektive performansi i snage, udaljenost koju signal treba prijeći je važna, a kola koja su uvijek uključena ili moraju ostati djelomično otvorena, mogu utjecati na termalne performanse. Podjela čipa na više dijelova radi povećanja prinosa i fleksibilnosti nije tako jednostavno kao što se čini. Svaka interkonekcija u paketu mora biti optimizirana, a hotspotovi više nisu ograničeni na jedan čip.

Rani alati za modeliranje mogli bi se koristiti za isključivanje različitih kombinacija čipova, dajući dizajnerima složenih modula veliki poticaj. U ovoj eri sve veće gustine snage, termalna simulacija i uvođenje novih TIM-ova ostat će od suštinskog značaja.